Make是一个非常常用的命令行工具，它可以自动化执行任务，比如编译代码、运行测试等等。Make的使用非常灵活，可以适用于各种编程语言和开发环境。在本文中，我们将介绍Make的基本用法和一些*用法，以及如何在Makefile中编写规则。
Make的基本用法
Make的基本用法非常简单，只需要在命令行中输入make命令即可。Make会自动查找当前目录下的Makefile文件，并根据其中的规则来执行任务。例如，下面是一个简单的Makefile文件：
```
hello:
echo "Hello, world!"
```
这个Makefile文件定义了一个名为hello的规则，该规则执行echo命令输出“Hello, world!”。要执行该规则，只需要在命令行中输入make hello即可。
Make的*用法
除了基本用法之外，Make还有一些*用法，例如：
1. 变量
Make可以定义变量，用于存储一些常用的值，比如编译器的路径、编译选项等等。定义变量的语法为：
```
VARIABLE = value
```
例如，下面是一个定义了编译器路径和编译选项的Makefile文件：
```
CC = gcc
CFLAGS = -Wall -O2
hello:
$(CC) $(CFLAGS) -o hello hello.c
```
这个Makefile文件定义了两个变量CC和CFLAGS，分别表示编译器路径和编译选项。在规则中，使用$(变量名)的方式来引用变量。
2. 依赖关系
Make可以定义规则之间的依赖关系，用于确保规则按正确的顺序执行。如果一个规则依赖于另一个规则，那么只有当另一个规则执行成功后，才会执行该规则。定义依赖关系的语法为：
```
target: dependency1 dependency2 ...
command
```
例如，下面是一个定义了依赖关系的Makefile文件：
```
CC = gcc
CFLAGS = -Wall -O2
hello: hello.o
$(CC) $(CFLAGS) -o hello hello.o
hello.o: hello.c
$(CC) $(CFLAGS) -c hello.c
```
这个Makefile文件定义了两个规则，hello和hello.o。hello规则依赖于hello.o规则，只有当hello.o规则执行成功后，才会执行hello规则。hello.o规则依赖于hello.c文件，只有当hello.c文件更新后，才会执行hello.o规则。
3. 自动化变量
Make还提供了一些自动化变量，用于在规则中引用一些特殊的值，比如目标文件名、依赖文件名等等。自动化变量以$符号开头。常用的自动化变量有：
- $@：目标文件名
- $